Procesador digital de señales (DSP) basado en el Samsung SSP1601 de 16 bits con aritmética de punto fijo, desarrollado por Sega en 1994 como respuesta directa al chip Super FX de Nintendo. Diseñado específicamente para expandir las capacidades 3D de la Mega Drive mediante renderizado de polígonos.
Especificaciones técnicas: Opera a 23 MHz alcanzando 25 MIPS (millones de instrucciones por segundo), superando significativamente al Super FX GSU-1 (10.5 MHz) y al GSU-2 (21 MHz). Incluye multiplicador pipeline de 16×16 bits con salida de 32 bits, operaciones MAC (multiply-accumulate) en 40 nanosegundos, y ALU de 32 bits.
Capacidades gráficas: Renderiza entre 300-500 polígonos por frame a 15 fps (hasta 6,500 polígonos por segundo) con máximo de 16 colores en pantalla. El chip puede realizar transformaciones geométricas de 60,000 polígonos/segundo, cálculos de iluminación de 50,000 polígonos/segundo, y renderizado con flat shading de hasta 20,000 polígonos/segundo.